CLIPPEDIMAGE= JP410050494A

PAT-NO: JP410050494A

DOCUMENT-IDENTIFIER: JP 10050494 A

TITLE: PROTECTIVE CIRCUIT FROM HIGH-VOLTAGE ELECTROSTATIC

DISCHARGE

PUBN-DATE: February 20, 1998

INVENTOR-INFORMATION:

NAME

TEGGATZ, ROSS E DEVORE, JOSEPH A KNIGHT, JONATHAN R

ASSIGNEE-INFORMATION:

NAME

TEXAS INSTR INC <TI>

COUNTRY

N/A

APPL-NO: JP09109549

APPL-DATE: April 25, 1997

INT-CL (IPC): H05F003/02

ABSTRACT:

PROBLEM TO BE SOLVED: To provide an ESD (high-voltage electrostatic discharge) protective structure with a small chip surface area.

SOLUTION: This ESD protective circuit comprises a

high-voltage terminal, a

reference voltage terminal, an SCR circuit to be connected between terminals,

and a breakdown device Z2 which starts electric

communication at a prescribed

voltage flowing the SCR and connected with terminals to trigger electric

communication in the SCR circuit. The SCR circuit comprises a PNP transistor

Q1, a NPN transistor Q2, a resistor R1 and a resistor R2, and the transistor Q1 $\,$

has an emitter connected with a high-voltage terminal, a base, and a collector,

and the transistor NPN has a base connected with the collector of the

transistor Q1 and a collector connected with the base of the transistor Q1, the resistor R1 is installed between the high-voltage terminal and the base of the PNP transistor Q1, and the resistor R2 is installed between the reference voltage terminal and the base of the NPN transistor Q2. The breakdown device Z2 is connected with the base of the PNP transistor Q1 and with the reference voltage terminal.

COPYRIGHT: (C) 1998, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-50494

(43)公開日 平成10年(1998) 2月20日

L

(51) Int.Cl.6

庁内整理番号 識別記号

FΙ

技術表示箇所

H05F 3/02

H05F 3/02

審査請求 未請求 請求項の数1 OL (全 6 頁)

(21)出願番号

特願平9-109549

(22)出願日

(32)優先日

平成9年(1997) 4月25日

(31)優先権主張番号 016185

1996年4月25日

(33)優先権主張国

米国(US)

(71) 出願人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス、ノース

セントラルエクスプレスウエイ 13500

(72)発明者 ロス イー. テッガツ

アメリカ合衆国テキサス州マッキニー、ス

トーンポイント 2908

(72)発明者 ジョセフ エイ. ドゥボア

アメリカ合衆国テキサス州ダラス、エコー

パレイ ドライプ 8832

(74)代理人 弁理士 浅村 皓 (外3名)


最終頁に続く

(54) 【発明の名称】 高電圧静電気放電保護回路

(57)【要約】

【課題】 小さなチップ面積のESD保護構造を提供す ること、

【解決手段】 ESD保護回路であって、高電圧端子及 び基準電圧端子と、端子間に結合されるSCR回路と、 そこを通る所定の電圧で電気的に導電を開始する、SC R回路の導電をトリガするために端子間に結合される降 伏デバイス(Z2)とを有する。SCR回路は、高電圧 端子に結合されたエミッタ、ベースおよびコレクタを有 するPNPトランジスタ(Q1)と、基準電圧端子に結 合されたエミッタ、PNPトランジスタ(Q1)のコレ クタに結合されたベース、及びPNPトランジスタ(Q 1)のベースに結合されたコレクタとを有するNPNト ランジスタ(Q2)と、高電圧端子とPNPトランジス タ(Q1)のベースとの間の抵抗(R1)と、基準電圧 端子とNPNトランジスタ(Q2)のベースとの間の抵 抗(R2)とを有する。降伏デバイス(Z2)はPNP トランジスタ(Q1)のベースと基準電圧端子との間に 結合される。



10

【特許請求の範囲】

【請求項1】 ESD保護回路であって、

高電圧端子及び基準電圧端子と前記端子間に結合される SCR回路と、

1

そこを通る所定の電圧で電気的に導電を開始する、前記 SCR回路の導電をトリガするために前記端子間に結合 される降伏デバイスとを含むESD保護回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高電圧半導体構成 部品ピンと共に用いる高電圧静電気放電(ESD)保護 回路に関連する。

[0002]

【従来の技術】アナログ設計において、集積回路のピン の幾つかがその通常の動作中比較的高い電圧で操作しな ければならない場合が頻繁にある。そのような半導体デ バイスの静電気放電の問題及びそのような放電によって 生じる問題はよく知られており、それによって生じる問 題を最小にするため過去に非常に多くの努力がなされて きている。従来技術の高電圧トランジスタ(即ち、ピン 上に約50ボルトから100ボルトの電圧が流れることが可 能)におけるESDの問題に対する一つの解決策は、ピ ンと基準電源との間にツェナー・ダイオードを配置する ことであった。これは例えば、高電圧ピンに接続される トランジスタ・ソース又はトランジスタ・ドレインとト ランジスタ・ゲートとの間のツェナー・ダイオード、及 びトランジスタ・ゲートからトランジスタ・ソースとト ランジスタ・ドレインの他方へのレジスタなどの形をと り得る。ツェナー・ダイオードは、保護されるトランジ スタの降伏電圧より小さい降伏電圧を有するように設計 30 される。従って、トランジスタを通る電圧がツェナー降 伏電圧を越えるとき、ツェナー・ダイオードは降伏して トランジスタを導電させ、それによってトランジスタを 通る過度に大きな電圧が存在しないようにしている。

[0003]

【発明が解決しようとする課題】ESDの問題に対する 上述の解決策及び一般のESD保護回路に伴う問題は、 例えば前述のツェナー・ダイオードのようなトランジス タ構造が、ESDストレスに耐えることができる構造を つくるための非常に大量のチップ表面と、消散(dissip 40 ate) されなければならない非常に大量の電力を使用す ることであった。実際の回路において、そのようなES D構造は例えば約3000マイクロメータの幅を必要とす る。半導体構成部品の微小化が続くのに伴い、所定のパ ラメータ群を提供する半導体デバイスに必要とされる領 域のいかなる最小化も不可欠であることは明らかであ る。

【0004】SCRデバイスもESD保護のために従来 技術で用いられてきている。このようなデバイスは、よ

2 ファイヤリング (firing) 電圧を正確に制御することが

できないため、従来技術ではうまく用いられなかった。

[0005]

【課題を解決するための手段】本発明に従って、上述の 目的を達成し従来技術の構造と比べ約10分の1又はそ れ以下のチップ面積を必要とする高電圧半導体デバイス のためのESD構造が提供される。

【0006】簡単に言えば、ツェナー・ダイオード降伏 メカニズムは、従来技術より集積回路で消散されるため に必要とするエネルギーがより小さくてすむと共に、電 流を扱う効率がより高いSCRをトリガするために用い られる。従来技術の解決策は、ESDストライクを消散 するために降伏メカニズムのみを用いる。本発明のES D保護回路は、通常の高電圧動作中オフのままである が、そこへ結合するピン及びデバイスをESDストライ クから保護する。

【0007】本発明に従ったESD構造(configuratio n)は、SCRデバイスをトリガするために降伏メカニ ズムを用い、これによりSCRデバイスを通る電圧降下 が最小化される。電圧降下が最小化されるため、全体の 瞬間電力消散は従来技術の構造で必要とされるよりずっ と小さい。従って、ESD保護回路のために必要とされ るシリコン領域がより小さい。更にSCR回路は、接合 降伏メカニズムより装置面積当りより多くの電流を流す ことができ、さらにこの特性は減少された面積をESD 構造が有することを促進する。

[0008]

【発明の実施の形態】本発明の一実施例を図面を参照し て説明する。まず図1では、パッド又はピン11と基準 電源との間に接続されるソース3、ドレイン5、及びゲ ート7を有するDMOSトランジスタ1を含む典型的な 従来技術の高電圧ESD保護回路が示されている。ツェ ナー・ダイオード9がゲート7とドレイン5との間に結 合され、ドレインはVpp又は高電圧を供給することので きる他のソースに結合されるパッド11に結合されてい る。ゲート7と、基準電圧に結合されているソース3と の間にレジスタ13が結合される。ダイオード15は、 DMOSトランジスタ1の形成の結果として半導体構造 体 (bulk) 内につくられるダイオードである。用いられ るESD保護メカニズムは、ツェナー・ダイオード9及 びレジスタ13の形をとるESDデバイスの降伏であ る。ESDストレスが、ダイオード9とレジスタ13と を含む、例えば60ボルトの降伏電圧を有するESD保 護回路を通して供給される。ESDストレス電流が高い ため (例えば、1500 ohmの人体モデル・テスト で2kVに対し1.3アンペアが典型的である)、ES D保護回路を通る瞬間電力消散は非常に高い(提供され ている従来技術の例において約60ボルト×1.3アン ペア=78ワット)。ESD保護回路をESDストレス り高い電圧レベルで (即ち、約60ボルトレベルで) その 50 に持ちこたえさせるため、その構造はESDストライク

による瞬間電力消散に耐えることができるように十分に 大きく作られなければならない。

【0009】次に図2及び図3では、前述の従来技術の 保護回路より小さなシリコン領域を提供する本発明に従 ったESD保護回路が示されている。図2に示す回路 は、パッド又はピンを介して高電圧のソースに結合され るエミッタ、及びNPNトランジスタQ2のベースに結 合されるコレクタとを有するPNPトランジスタQ1か ら成るSCRを有する。トランジスタQ1のベースは、 例えば接地などの基準電源に結合されるエミッタを有す 10 レジスタR1を介してパッドに結合されるゲート及びソ るトランジスタQ2のコレクタに結合される。レジスタ R1はトランジスタQ1のエミッタとベースとの間に結 合され、レジスタR2はトランジスタQ2のベースとエ ミッタとの間に結合される。ツェナー・ダイオードZ2 はトランジスタQ1のベースと基準電圧のソースとの間 に結合される。

【0010】図2の回路は図3では、P型エピタキシャ ル層21がトランジスタQ1のコレクタとトランジスタ Q2のベースの両方を有する集積回路の実施例において 示されている。トランジスタQ1のベース及びトランジ 20 スタQ2のコレクタである高電圧N型ウェル23は、層 21内に配置される。ウェル23内のP+型領域25 は、レジスタR1を提供するウェル23内のN+型領域 29と共にパッド又はピン27に結合されるトランジス タQ1のエミッタを形成する。層21内のN+型領域3 1は、N+型領域31から離れて配置されるP+領域3 3、及びN+型領域31の下に拡散されるN-型領域3 5によって提供されるレジスタR2と共にトランジスタ Q2のエミッタを形成する。ツェナー・ダイオード Z2 は、層21との接合を更に形成する高電圧N型ウェル2 3内に低電圧N型タンク37を加えることによって提供 される。P+型領域33及びN+型領域31は、パッド 27が高電圧生成ソースに接合される基準電圧のソース に結合される。

【0011】図2に関し、動作において、ピン又はパッ ドと基準電圧との間の電圧が増加するにつれて、トラン ジスタQ1のエミッタはレジスタR1を介してそのベー スに関して順方向にバイアスされ、トランジスタQ1の ベースで電位は上昇しはじめる。しかし、ツェナー・ダ イオード Z 2 の 降伏電圧に達するまで電流が流れる場所 40 がないため、この地点では非常に小さな電流しか存在し ない。この降伏電圧点で、電流フローがレジスタR1を 介して開始し、トランジスタQ1をオンにし、トランジ スタQ2へ及びレジスタR2を介してベース電流を提供 する。これによりトランジスタQ2がオンになり、トラ ンジスタQ1から引き出されるよりずっと大きなベース 電流を生じさせ、迅速にピン又はパッド上の静電気放電 から守る。

【0012】トランジスタQ1及びQ2は共にSCR構 造を形成する。この構造はツェナー・ダイオード22と 50 【0016】(6) 第2項に記載の回路であって、前

4

共に、図1のツェナー・ダイオードZ1に代わり、従来 技術のツェナー・ダイオード21によって必要とされる 半導体領域より、一般的に10%以下であるが、実質的 に小さい領域を必要とする。

【0013】更にツェナー・ダイオードZ2は、図4 (a) に示されるように接地に短絡 (short circuited)されるゲート及びソースを有するNMOSデバイス 41、又は他の全ての構成要素が図2を参照して上記で 説明したものと同じである図4(b)に示されるように ースを有するPMOSデバイス43によって置き換える ことができる。更なる代替例として、図2のツェナー・ ダイオード乙2は、トランジスタQ2に並列なソース・ ドレイン・パスを有し、図5に示されるようなMOSデ バイス51のゲートと接地との間に結合されるレジスタ R3を有するツェナー・スタック53などのような他の トリガ・メカニズムを用いるMOSデバイス51で置き 換えることができるか、或いはトリガ・メカニズムは図 6に示されるような厚いフィールドを有するMOSデバ イス61のVtであってもよい。 図7に示されるように 接地に結合されるエミッタを有するNPNバイポーラ・ デバイス71、又は図8に示されるように接地に結合さ れるゲート及びエミッタを有するNPNバイポーラ・デ バイス81も又、ツェナー・ダイオード22に置き換え られてもよい。ツェナー・ダイオードZ2は更に、ES D構造のものとは全く異なって配置される接合ダイオー ドによっても置き換えられ得る。

【0014】本発明は特定の好ましい実施例を参照して 説明されたが、種々の変形及び変更はこの技術の分野の 習熟者にとって明白であろう。したがって、添付の特許 請求の範囲は、従来技術の視点から可能な限り、あらゆ るこれらの変形及び変更を包含することを意図する。 【0015】以上の説明に関して更に次の項を開示す る。

- (1) ESD保護回路であって、高電圧端子及び基準 電圧端子と前記端子間に結合されるSCR回路と、そこ を通る所定の電圧で電気的に導電を開始する、前記SC R回路の導電をトリガするために前記端子間に結合され る降伏デバイスとを含むESD保護回路。
- (2) 第1項に記載の回路であって、前記端子間に結 合され保護されるデバイスをさらに有し、前記所定の電 圧は保護される前記デバイスが損傷を受ける任意の電圧 より小さい電圧である回路。
 - (3) 第1項に記載の回路であって、前記降伏デバイ スはツェナー・ダイオードである回路。
 - (4) 第2項に記載の回路であって、前記降伏電圧は ツェナー・ダイオードである回路。
 - (5) 第2項に記載の回路であって、前記降伏デバイ スはMOSデバイスである回路。

5

記降伏デバイスはNPNトランジスタである回路。

- (7) 第1項に記載の回路であって、前記SCR回路は、前記高電圧端子、ベース、及びコレクタに結合されるエミッタを有するPNPトランジスタと、前記基準電圧端子に結合されるエミッタ、前記PNPトランジスタのコレクタに結合されるベース、及び前記PNPトランジスタのベースに結合されるコレクタとを有するNPNトランジスタと、前記高電圧端子と前記PNPトランジスタの前記ベースとの間の抵抗と、前記基準電圧端子と前記NPNトランジスタの前記ベースとの間の抵抗とを10有する回路。
- (8) 第2項に記載の回路であって、前記SCR回路は、前記高電圧端子、ベース、及びコレクタに結合されるエミッタを有するPNPトランジスタと、前記基準電圧端子に結合されるエミッタ、前記PNPトランジスタのコレクタに結合されるベース、及び前記PNPトランジスタのベースに結合されるコレクタとを有するNPNトランジスタと、前記高電圧端子と前記PNPトランジスタの前記ベースとの間の抵抗と、前記基準電圧端子と前記NPNトランジスタの前記ベースとの間の抵抗とを 20 有する回路。
- (9) 第3項に記載の回路であって、前記SCR回路は、前記高電圧端子、ベース、及びコレクタに結合されるエミッタを有するPNPトランジスタと、前記基準電圧端子に結合されるエミッタ、前記PNPトランジスタのコレクタに結合されるベース、及び前記PNPトランジスタのベースに結合されるコレクタとを有するNPNトランジスタと、前記高電圧端子と前記PNPトランジスタの前記ベースとの間の抵抗と、前記基準電圧端子と前記NPNトランジスタの前記ベースとの間の抵抗とを30有する回路。
- (10) 第4項に記載の回路であって、前記SCR回路は、前記高電圧端子、ベース、及びコレクタに結合されるエミッタを有するPNPトランジスタと、前記基準電圧端子に結合されるエミッタ、前記PNPトランジスタのコレクタに結合されるベース、及び前記PNPトランジスタのベースに結合されるコレクタとを有するNPNトランジスタと、前記高電圧端子と前記PNPトランジスタの前記ベースとの間の抵抗と、前記基準電圧端子と前記NPNトランジスタの前記ベースとの間の抵抗と40を有する回路。

【0017】(11) 第3項に記載の回路であって、前記ツェナー・ダイオードは前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される回路。

- (12) 第4項に記載の回路であって、前記ツェナー・ダイオードは前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される回路。
- (13) 第9項に記載の回路であって、前記ツェナー 準電圧端子との間に結合される電流パスと、前記基準電・ダイオードは前記PNPトランジスタの前記ペースと 50 圧端子に結合されるゲートとを有するNPNトランジス

前記基準電圧端子との間に結合される回路。

(14) 第10項に記載の回路であって、前記ツェナー・ダイオードは前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される回路。

6

- (15) 第2項に記載の回路であって、前記降伏デバイスは前記基準電圧端子に結合されるゲート及びソースを有するNMOSデバイスであって、前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される電流パスを有する回路。
- 【0018】(16) 第6項に記載の回路であって、前記降伏デバイスは前記基準電圧端子に結合されるゲート及びソースを有するNMOSデバイスであって、前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される電流パスを有する回路。
- (17) 第2項に記載の回路であって、前記降伏デバイスは前記PNPトランジスタの前記ゲートに結合されるゲート及びソースを有するPMOSデバイスであって、前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される電流パスを有する回路。
- (18) 第6項に記載の回路であって、前記降伏デバイスは前記PNPトランジスタの前記ゲートに結合されるゲート及びソースを有するPMOSデバイスであって、前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される電流パスを有する回路。
- (19) 第2項に記載の回路であって、前記降伏デバイスは、前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される電流パスと、前記高電圧端子と前記基準電圧端子との間に結合され直列に接続されるダイオード及びレジスタとを有するNMOSデバイスであって、前記NMOSデバイスのゲートは前記ダイオードとレジスタとの接合に結合される回路。
- (20) 第6項に記載の回路であって、前記降伏デバイスは、前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される電流パスと、前記高電圧端子と前記基準電圧端子との間に結合され直列に接続されるダイオード及びレジスタとを有するNMOSデバイスであって、前記NMOSデバイスのゲートは前記ダイオードとレジスタとの接合に結合される回路。
- 【0019】(21) 第2項に記載の回路であって、前記降伏デバイスは、前記PNPトランジスタの前記ペースと前記基準電圧端子との間に結合される電流パスを有するNPNトランジスタである回路。
 - (22) 第6項に記載の回路であって、前記降伏デバイスは、前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される電流バスを有するNPNトランジスタである回路。
 - (23) 第2項に記載の回路であって、前記降伏デバイスは、前記PNPトランジスタの前記ベースと前記基準電圧端子との間に結合される電流パスと、前記基準電圧端子となった。

夕である回路。

(24) 第6項に記載の回路であって、前記降伏デバ イスは、前記PNPトランジスタの前記ベースと前記基 **準電圧端子との間に結合される電流パスと、前記基準電** 圧端子に結合されるゲートとを有するNPNトランジス 夕である回路。

7

【0020】(25) ESD保護回路であって、高電 圧端子及び基準電圧端子と、端子間に結合されるSCR 回路と、そこを通る所定の電圧で電気的に導電を開始す る、SCR回路の導電をトリガするために端子間に結合 される降伏デバイス(Z2)とを有する。保護回路は端 子間に結合される保護されるべきデバイスを保護し、所 定の電圧は保護される回路が損傷を受ける任意の電圧よ り小さい。SCR回路は、高電圧端子、ベース、及びコ レクタに結合されるエミッタを有するPNPトランジス タ(Q1)と、基準電圧端子に結合されるエミッタ、P NPトランジスタ (Q1) のコレクタに結合されるベー ス、及びPNPトランジスタ(Q1)のベースに結合さ れるコレクタとを有するNPNトランジスタ(Q2) と、高電圧端子とPNPトランジスタ(Q1)のベース 20 Z2 降伏デバイス との間の抵抗(R1)と、基準電圧端子とNPNトラン ジスタ (Q2) のベースとの間の抵抗 (R2) とを有す る。降伏デバイス(22)はツェナー・ダイオードであ

る。ツェナー・ダイオードはPNPトランジスタ(Q 1)のベースと基準電圧端子との間に結合される。

8

【図面の簡単な説明】

【図1】従来技術に従った典型的な高電圧ESD保護回 路の回路図。

【図2】本発明に従った高電圧ESD保護回路の回路 図。

【図3】図2の回路の集積回路の実施例の断面図。

【図4】本発明の他の実施例に従った高電圧ESD保護 回路の回路図。

【図5】本発明の他の実施例に従った高電圧ESD保護 回路の回路図。

【図6】本発明の他の実施例に従った高電圧ESD保護 回路の回路図。

【図7】本発明の他の実施例に従った高電圧ESD保護 回路の回路図。

【図8】本発明の他の実施例に従った高電圧ESD保護 回路の回路図。

【符号の説明】

Q1 PNPトランジスタ

Q2 NPNトランジスタ

R 2 抵抗

【図3】 【図2】 【図1】 【図5】 【図6】 【図4】 187 4 14 × 1 本 021 (a) (b) 147 F Q2 02 MN2 Q2 MNI 【図7】 【図8】 187 F Q2 Q3

フロントページの続き

(72)発明者 ジョナサン アール・ナイト アメリカ合衆国テキサス州ダラス, ビッカ リー ブールバード 6315